Cadence：以智能系统设计引领未来创新

当前，随着技术不断进步，半导体芯片的功能日益复杂，需要集成数万亿个晶体管。这些芯片必须支持高性能计算，并采用先进的工艺节点设计，这为芯片设计行业带来了巨大的增长机会。

与此同时，AI（人工智能）正以前所未有的速度重塑全球科技格局。从生成式AI的爆发，到辅助驾驶汽车的快速落地，从药物研发的效率跃迁，到工业生产的智能升级，AI技术的触角已深入社会各个角落，成为推动各行业变革的关键力量。

在此背景下，一年一度的CadenceLIVE China 2025中国用户大会在上海举办，以“智能系统设计”为支点，聚焦“新能源、人工智能、汽车电子、低空经济、工业自动化、机器人、网络通信、大数据”八大新兴产业支柱，探讨定制模拟设计、数字设计与签核、数字设计中的人工智能、系统设计与分析、验证等集成电路设计领域的核心环节，旨在从芯片与系统设计层面突破关键技术瓶颈，加速前沿应用的创新与落地。

EDA+AI 为半导体行业带来新机遇

在数据中心AI计算、边缘计算的推动下，计算芯片的需求正呈现前所未有的增长态势。据 IDC 最新预测数据，到2030年，全球半导体市场规模将达到1.2万亿美元。这一增长主要得益于AI技术在多个领域的广泛应用，包括基础设施、大数据与云、Agentic AI、AI智能体（汽车、无人机、机器人）和虚拟现实等。

Cadence高级副总裁兼系统验证事业部总经理Paul Cunningham博士

Cadence高级副总裁兼系统验证事业部总经理Paul Cunningham博士表示，AI正持续影响着人们生活的各个领域，芯片与系统开发受益尤为显著。面对日益攀升的设计复杂度与严苛的上市时间压力，代理式 AI（Agentic-AI）展现出广阔的应用潜力。Cadence 以智能系统设计为核心，提供先进的计算软件、专用加速硬件和IP解决方案，能够适应客户动态的设计要求。“将Agentic-AI与Cadence先进的引擎相结合，可实现前所未有的智能优化与自动化水平，不仅能加速设计迭代周期，更能自主处理高复杂度任务，从而开创一个更高效、更智能的系统设计新时代。”Paul Cunningham表示。

为抓住AI机遇，Cadence提出了“three layer cake”概念，它包括AI代理层、核心仿真层以及运行计算的硬件层。借助AI释放的创造力，Cadence能够实现卓越设计，帮助客户满足关键的商业和环境需求，包括上市时间和可持续性。Paul Cunningham表示，“当前超过50%的Cadence工具已集成‘优化AI’，可用于提升工具运行速度、质量及错误发现能力。未来两年，生成式AI的大规模部署将推动这一比例升至80%以上。”

此外，Paul Cunningham还系统介绍了公司旗下的多种AI平台，包括JedAI Platform、Optimality、Allegro X、Virtuoso Studio、Verisium AI Studio、Cerebrus AI Studio等。其中，JedAI Platform可以把所有前中后端的信息集合起来，并兼容所有主流大语言模型，通过文字或语音描述需求，即可实现对Cadence的设计引擎的调用。借助这些工具，用户可以极大提高生产力、缩短设计周期，进而从容应对芯片设计过程中的各项挑战。

“对我们来说，这是一个了不起的时代——计算机芯片正在改变我们周围的世界。这个非凡的机遇也伴随着巨大的挑战。我们要利用AI和加速计算这一愿景，从芯片的封装、电路板，再到系统，致力于成为每一个环节客户的智能系统设计合作伙伴。”Paul Cunningham展望道。

软件定义芯片时代到来

20年前，如果说小米、阿里巴巴、比亚迪这些公司涉足芯片制造领域，这可能是难以想象的事情，而这现在正成为“芯片设计越来越以用户体验为导向”的一大佐证，也是越来越多的“软件定义芯片”的案例之一。

在Paul Cunningham看来，EDA在设计全流程中构建了从电路建模、多物理场仿真到制造签核的完整虚拟映射体系，甚至能够实现一次流片成功。而在物理世界中现有孪生技术仍面临验证完备性挑战，在机器人、无人机等系统领域，仿真覆盖率仅20%，另外80%则必须通过实际制造、测试来不断改进模型和方法。

Paul Cunningham进一步表示，在半导体设计领域，EDA本身就是一种数字孪生技术。因此，Cadence将数字孪生定位为跨产业战略支点，通过战略性并购Beta CAE Systems和VLAB Works两家公司强化技术图谱，发展物理孪生与功能孪生技术，来提升系统仿真的覆盖率和效率。

Palladium是Cadence的明星产品，据介绍，最新的Palladium Z3 搭载Cadence全新自研的核处理器芯片，提供速度更快、预测能力更强的编译和全面的硅前硬件调试功能，与前一代产品相比，这款产品的容量增加超过2倍，速度快1.5倍，加快芯片和软件的协同验证，满足生成式AI、移动、汽车、超大规模和LLM 应用的需求。值得一提的是，活动现场，Cadence还带来了首款桌面型Palladium硬件加速器——Palladium Z3 System Studio，可降低硬件仿真的部署成本，支持至少1.28亿门的复杂软硬件协同验证仿真，并且可以使用和标准版Palladium Z3相同的HW Apps和Solutions.