计量技术攻关2nm量产难题

图片来源  / preview

 

来源   /   Semiconductor Engineering;荣格电子芯片翻译

作者  /  Laura Peters

 

计量和检验领域正面临一系列与3D测量、深层缺陷以及随着器件特征尺寸缩小至2nm以下而出现的更高灵敏度相关的挑战。

 

这使得情况更加复杂，因为越来越大的压力要求加快新工艺的部署速度。计量工具供应商必须在工艺节点上领先一到两个节点，以确保解决方案能够满足下一代逻辑、存储器和特殊市场（如功率模块和传感器）更严格的市场窗口要求。

 

领先的晶圆厂还正在整合先进的数据分析平台，用于关键的测量和检验，以提高精度，充分利用来自各种来源的数据。“数据被誉为21世纪的黄金，但真正理解数据才是真正的黄金，”DR Yield的首席执行官迪特尔·拉特海（Dieter Rathei）说。“整个半导体行业正在发生的事情是，我们有太多的数据。价值隐藏在数据中，要从中挖掘黄金，你需要工具。”

 

拉特海表示，正确的预测分析平台可以帮助晶圆厂工程师通过更早地识别生产问题来提高效率、质量、产量和良率。

 

 

Part 1

微小尺度下的重大变革

 

随着前沿设计转向新型3D架构、互补型场效应晶体管（CFETs）、基于混合键合的3DIC以及各种类型的先进封装，检验和计量也将需要重大变革。

 

“计量和检验已经进入了一个新时代，”imec ITF的研发经理Anne-Laure Charley在最近的一次演讲中说。“我们确实从一个计量是必须首先减少甚至去除的世界，转变到了一个计量已经成为真正的技术推动者的世界。我们面前还有新的挑战，推动着新的、创新的方法。”

 

Charley指出，为了使极紫外光刻（EUV）技术和计量满足CFETs首次硅片需求所涉及的大规模开发工作，我们需要检测和测量3D结构中隐藏的特征和缺陷（见图1）。

 

“3D系统架构意味着要检测埋在金属中的空洞，”她说。“你需要对10纳米的缺陷或纳米厚度的层进行表征。”边缘放置误差（EPE）的概念在15年前就被提出，它包括掩模、叠层、光学邻近校正（OPC）以及局部和全局变量等因素的影响。ASML预测，10年后，每个参数都必须被控制在纳米以下。

 

图1：纳米片晶体管、混合键合和TSV以及缩放特征对计量和检测工具提出了挑战。来源：imec

 

光学计量和基于SEM的工具是当前的主流工具，并在生产中使用。X射线衍射成像正在满足特定的生产需求，包括在先进封装中。

 

“我们的客户在使用X射线衍射成像技术进行CoWoS（台积电的芯片在硅片上的芯片）生产时，他们实际上是在将芯片一层层堆叠在硅片上，然后磨掉硅片，因为硅片在结构中实际上是无效的重量。”布鲁克公司英国站点经理约翰·沃尔说。“他们发现，XRDI技术可以检测到裂纹、边缘缺陷以及可能导致器件在后端工艺和封装前发生灾难性失效的多种问题。”

 

在扇出过程中进行更先进的质量控制会导致对基板上的chiplets/芯片提出更严格的要求。白光干涉技术可同时测量通孔深度、铜层或光刻胶厚度以及相邻扇出层之间的对准误差。“对于先进的2.5D封装，计量至关重要。我们的能力已与我们在关键客户处的制造流程流程紧密集成，”布鲁克斯（Bruker）的Stylus和光学计量部门总经理萨缪尔·莱斯科（Samuel Lesko）说。

 

在某些情况下，可以通过电子束电压对比测量检测出深埋缺陷。“如果你在CMP（化学机械抛光）之后有一个检查步骤，并且在接触下方有一个导致该接触基本断开的空洞，那么你可能无法用光学检查看到这个空洞，”PDF Solutions的工程副总裁因德拉尼尔·德（Indranil De）解释说。“假设这是一个钨接触。由于这个深埋的空洞，该钨接触与底层金属在电气上断开连接，或者该接触可能与下面的另一条金属线接触。”因此，它会导致电气短路或断路，这可以在制造过程中通过电压对比检查检测到。在领先的节点，如3纳米节点或12至14纳米特征尺寸，每个晶体管有3个接触点。因此，接触层是最密集的，因为接触点的数量是50百万或芯片上晶体管数量的3倍。

 

因此，预准备涉及在敏感的接触、通孔或金属线的布局中挖掘信息，然后仅在关键路径上进行VC测试。

 

从2010年开始，随着第一批3D设备的出现，散射测量在工艺控制环路中确立了自己的地位，因为它可以测量顶层向下方法无法看到的结构尺寸，例如回转特征和大于90度的光栅轮廓。散射测量结合了光谱椭偏仪和反射仪，因此得名，因为它根据周期性阵列的散射光图案计算特征尺寸和形状。最近，中红外散射测量使具有相似光学特性的材料之间的对比度更高，例如二氧化硅和氮化硅电介质。在纳米片晶体管中，例如在3D NAND通道中，红外散射技术用于测量关键的硅氮化物凹槽。

 

随着CFET（通过堆叠pMOS和nMOS晶体管来实现缩放）设备的引入，该技术将在大约7A技术节点（金属间距为18nm）处变得越来越重要。散射技术工具的灵敏度取决于面对材料的光学特性以及光束相互作用的材料体积。

 

“IR散射技术从纳米片扩展到CFET架构，”Onto Innovation应用开发总监Nick Keller说。“对于CFET来说，这是一个有趣的情况，因为你是在垂直方向上移动。从光学角度来看，实际上你每单位面积的材料体积更多，因此与光的相互作用更多。但问题是，客户想要提取更多的参数。因此，这些挑战可能会相互抵消。你获得了更多的灵敏度，因此获得了更多的信息，但由于更多参数很重要，因此参数之间的相关性可能会更高。”

 

其他人也持相同观点。“散射测量是一种强大的测量技术，可以提取许多感兴趣的参数，”IMEC的Charley说。此外，通过适当的机器学习算法，可以将散射测量方法的结果与来自AFM的参考数据进行相关性改进。“当我们在标准方法之上引入机器学习时，我们显著提高了机器与参考数据的相关性。”

 

她指出，机器学习也有助于提高CD-SEM测量的信噪比。

 

尽管取得了这些进步，但光学检测可能已经走到了尽头。“光学检测过程通常被认为是缺陷检测的主力，但在先进节点中，其在波长和分辨率方面存在局限性。随着关键尺寸的持续缩小，光学检测正被推向极限。尽管提高了吞吐量，但全芯片和全晶圆电子束检测技术在准备大规模生产之前仍有很长的路要走，”西门子EDA的Calibre半导体解决方案部门的Le Hong总监说。此外，在尽可能减少假缺陷/干扰缺陷的同时，提高光学检测的灵敏度以捕获真实缺陷，这一挑战也越来越严峻。

 

为了应对这些挑战，洪指出，市场上对能够智能地将光学图像转换为扫描电子显微镜（SEM）图像的软件需求日益增长，尤其是在干扰程度较高的情况下。“这款软件还必须具备在HVM中进行在线使用的性能要求。西门子EDA的Calibre SONR产品提供了一种基于AI驱动算法的光学到SEM审查下采样的尖端解决方案。这种方法不仅设计和工艺感知，而且具有完全适用于HVM应用的性能，”洪说。“基于特征的下采样算法非常适合有效地处理热扫描期间高噪声计数的常见情况。此外，它还展示了对光学检测与设计之间有限空间相关性的卓越容忍度。通过使用SONR下采样，缺陷检出率的潜在改善空间巨大，平均比当前标准好5倍。”

 

 

Part 2

为混合键合做准备

 

许多晶圆厂正在探索哪种测量/检验方法最适合在键合前后的混合键合过程中使用。混合键合将小型铜垫（<10 µm）结合在一起，这些铜垫在介电场（通常为SiCN）中略微凹陷。白光干涉仪是一种光学轮廓仪，可用于表征晶圆边缘的化学机械抛光（CMP）边缘衰减，但也可用于在粘合之前测量铜凹槽深度。

 

白光干涉仪（WLI）的相位移干涉（PSI）模式用于在晶圆级上监测表面轮廓，包括铜凹槽深度。整个晶圆上的凹槽深度有严格的规定。铜太少会导致开口，而太多则会导致铜超出阻挡氧化层并可能导致短路。

 

在测量铜凹槽时，尤其是在WLI轮廓仪和其他领先的原子力显微镜（AFM）方法之间存在重叠。虽然WLI轮廓仪结合了4倍的吞吐量和在同一芯片上绘制数百万个铜垫的能力，但AFM提供了氧化层和铜之间的精确偏移，补偿WLI测量。AFM还扩展了扫描速度和扫描长度的范围，覆盖了CMP后的整个芯片平坦度以及凹槽。

 

 

Part 3

结合测量和分析

 

对工艺和产量工程师来说，控制工艺变异是当前最大的担忧之一，这会影响晶圆内部以及晶圆与晶圆、批次与批次之间的结果。实际上，许多晶圆工艺的跨晶圆特征并不罕见（见图2）。

 

“晶圆上芯片的位置对于理解任何类型的变异都至关重要，”ProteanTecs业务开发高级总监Nir Sever说。“在典型的晶圆上，考虑到性能和功耗，性能最佳的芯片形成一个环形。位于晶圆中心和边缘的芯片比其他芯片表现更差。”

 

图2：最优性能的芯片位于300mm晶圆上的环形区域内。来源：proteanTecs

 

这样的时序和功耗变化可以通过芯片级标识符进行匹配。塞弗尔说：“将任何遥测信息与芯片在晶圆上的位置相关联的基本方法来自我们所谓的ULT（单元级标识符）。通常在晶圆分选结束时，会将每个芯片的ID编程到非易失性存储器中，从那时起，就可以跟踪认证ID到其在晶圆上的确切位置、晶圆号、批号及其制造历史。”

 

完成的芯片的电气性能变化在涉及chiplets的先进封装应用中变得尤为重要，例如HBM4 DRAM芯片、SRAM和处理器的异构堆叠，或者任何数量的chiplet组合。

 

这样的唯一标识符在数字电路中很常见，但一些模拟器件或小型分立器件通常没有标识符。芯片级ID对于硅生命周期管理至关重要，可跟踪从设计到制造再到使用结束的芯片性能。这些标识符也有助于工程师识别潜在的故障，这些故障在现场使用时可能会转化为硬故障，并确保组装的部件可追溯。

 

“每种新技术都会引入一些问题，”西门子数字工业软件（Siemens Digital Industries Software）的高级技术产品经理贾扬特·德索萨（Jayant D'Souza）说。“例如，对于环绕式门晶体管（gate-all-around transistors），我们看到的晶体管故障比以前更微妙。此外，故障分析成本和晶圆本身的成本一直在上升，使得每次学习周期的成本大大增加。”

 

这在前沿工艺的推广中尤为明显。“在产量爬坡期间，有三个主要的新发展，”赛灵思（Synopsys）的产品管理高级总监马特·诺尔斯（Matt Knowles）说。“首先，我们看到扫描链故障一直持续到生产后期。随着工艺节点和晶体管设计变得更加复杂，过程窗口变得非常敏感。出现了很多与设计相关的缺陷模式——软故障仅在特定电压或特定时序条件下发生，与硬故障不同。因此，客户需要将这些设计相关信息拉入分析平台本身，并能够以自动化方式进行这些产品级关联。”

 

诺尔斯表示，另外两个发展是扫描链故障在生产过程中持续存在，以及测试数量的增加，尤其是对于人工智能芯片而言。

 

“我们发现扫描链故障会持续到更成熟的节点和更成熟的工艺中，”他说。“以前，在初始爬坡期间，扫描链故障率非常高，但在解决这些问题后，数字下降了。在爬坡初期，扫描链与逻辑链的故障率可能分别为 60% 和 40%，然后会降低到扫描链故障率 20% 到 30% 左右。但我们听说扫描链故障仍在继续。一些故障以设计为中心，一些故障以缺陷为中心。因此，客户必须收集更多扫描链故障，并可能进行更多链诊断，这需要能够收集所有数据、分析所有数据并帮助他们找到根本原因的分析工具。”

 

Knowles 还指出测试数量正在快速增加。“特别是当你拥有一些超大规模芯片时，他们尝试进行多种不同类型的测试来发现诸如静默数据损坏之类的问题，测试数量已经从几万增加到几十万，我们正在准备进行 100 万次测试。庞大的数据量给你的分析平台带来了巨大的压力。”

 

 

Part 4

处理数据

 

与工厂良率管理系统 (YMS) 相关的分析平台可以针对工艺异常提供预警、识别质量受损部件，并更好地洞察生产数据。“借助监控规则，我们的算法可以根据对数据偏差或异常的早期了解来预测故障，本质上允许制造商根据早期预警信号采取行动，而不是在为时已晚时才对重大制造问题做出反应，从而避免代价高昂的生产事故，”DR Yield 的 Rathei 表示。“此外，我们用户友好的数据分析功能为生产优化提供了进一步的深入洞察。”

 

西门子 EDA 公司的 Hong 表示，近年来，促进从设计到制造的良率优化的软件需求大幅增长。“代工厂尤其注重人工智能驱动的工艺优化、晶圆工艺黄金路径发现以及设计到良率限制的根本原因分析。我们的 Calibre Fab Insight 软件套件可帮助代工厂优化工艺，同时提供宝贵的设计见解。

 

Calibre SONR 软件利用机器学习算法来解读设计参数对系统性良率限制缺陷的贡献。它还可以自动生成避免缺陷的 DFM 检查库。”另一方面，Hong 解释说，无晶圆厂公司更倾向于超越传统的基于几何图案匹配的设计修复方法。他们需要能够在整个芯片级别高效提取每个门的工艺相关特征的软件。此外，还需要一种基于 ML 的高性能算法来实现可调的模糊匹配程度。通过结合这些功能，无晶圆厂公司可以早在 T0 测试芯片级流片时就开始进行良率学习，并将这种学习无缝扩展到第一个产品芯片流片。”

 

业内多家公司正在展开合作，将海量数据整合到一个平台，甚至建立两个可以交换信息的平台，例如 PDF Solutions 的 FIRE 平台和西门子的 Tessent，以帮助解决在早期试运行阶段导致系统性缺陷的布局敏感性问题。

 

图 3：Flow 使用 PDF Solutions FIRE 分析与西门子 Tessent 平台的根本原因卷积 (RCD) 更快地识别和分离随机和系统缺陷。

来源：PDF Solutions

 

PDF Solutions 技术研究员 Tomasz Brozek 表示：“此阶段的缺陷可能是由工艺相关的根本原因或设计相关的根本原因引起的，或者两者兼而有之。体积扫描诊断与根本原因反卷积 (RCD) 相结合，可在故障芯片群体上创建缺陷帕累托图。”

 

“RCD 建模的根本原因已成功发现细微的随机和工艺相关缺陷。随着 5nm 或 3nm 等较新的技术节点的出现，与设计相关的系统性缺陷将继续导致制造生产过程中的损耗机制，”Brozek 补充道。

 

Nordson Test & Measurement公司的 Brad Perkins 表示，分析平台的设计与计量工具无关。“无论是光学、X 射线还是超声波检测，您都会看到规格限制内更严格的控制限值，而借助先进的工艺控制，您可以开始识别工艺漂移，而这正是当今工具的真正价值所在。它不会让漏洞泄露到现场，当您查看安全气囊或自动驾驶中的设备故障时，这当然至关重要。”

 

“一旦完成图像解释，数据导出几乎与机器无关。我们要进行的数据导出显然是单元级可追溯性，”Perkins 说。“它可能是 JEDEC 托盘上的单个部件。它可能是晶圆上与芯片相对应的特定位置。不同的客户会关注不同的东西。通常，它可以总结关键空洞的位置、总关键缺陷，如果某个过程开始偏离，我们可以直接从机器发出警报，或者我们可以与站控制器、MES、SECS-GEM 等合作。”

 

 

Part 5

结论

 

计量和检测面临的最大挑战之一是在生产线前端和后端检测日益复杂的三维结构中的隐藏缺陷或特征。提高产量的需要取决于系统性缺陷的早期识别，这些缺陷可能与设计或工艺有关。

 

在新节点和高级封装中，这只会变得更加复杂。但工程团队可以通过机器学习的新一轮数据分析来提高他们的速度，这可以帮助更快地识别问题，并更好地了解可能出现的问题和已经出现的问题以及原因。

 

参考链接：

https://semiengineering.com/metrology-advances-step-up-to-sub-2nm-device-node-needs/

---

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。