混合键合在3D芯片中的颠覆作用有多大？

图片来源  / Unsplash

 

 

来源  /   节选自IEEE Spectrum；荣格电子芯片翻译

作者 /   Samuel K. Moore

 

芯片制造商继续抓紧每一个备用纳米，以继续缩小电路，但一项涉及更大物体的技术——数百或数千纳米的直径——在未来五年内可能同样重要。

 

该技术称为混合键合，将两个或多个芯片堆叠在同一封装中。这使得芯片制造商能够增加其处理器和存储器中晶体管的数量，尽管晶体管的缩小普遍放缓，这曾经推动了摩尔定律。

 

今年5月在丹佛举行的IEEE电子元件和技术会议（ECTC）上，来自世界各地的研究小组公布了该技术的各种艰苦卓绝的改进，其中一些结果可能导致3D堆叠芯片之间的连接密度达到创纪录的水平：每平方毫米硅约有700万个链接。

 

由于半导体进步的新性质，所有这些连接都是必需的，英特尔的Yi Shi告诉ECTC的工程师。摩尔定律现在由一个称为系统技术协同优化（STCO）的概念控制，即芯片的功能，如缓存、输入/输出和逻辑，是使用每个功能的最佳制造技术单独制造的。然后，可以使用混合键合和其他先进的封装技术来组装这些子系统，使它们能够像一块硅一样工作。但是，只有当存在高密度的连接时，这才会发生，这些连接可以在单独的硅片之间穿梭，几乎没有延迟或能耗。

 

在所有先进的封装技术中，混合键合提供了最高密度的垂直连接。因此，它是先进封装行业中增长最快的部分，Yole Group的技术和市场分析师Gabriella Pereira表示。根据 Yole 的数据，到 2029 年，整体市场将增加两倍以上，达到 380 亿美元，该公司预计到那时混合债券将占市场的一半左右，尽管今天它只是一小部分。

 

在混合键合中，铜焊盘构建在每个芯片的顶面上。铜被绝缘层（通常是氧化硅）包围，焊盘本身从绝缘层表面略微凹陷。在氧化物进行化学改性后，将两个芯片面对面地压在一起，使每个芯片上的凹陷垫对齐。然后慢慢加热这个三明治，使铜在间隙和熔断上膨胀，连接两个芯片。

 

 

Part 1

让混合键合变得更好

 

 

1.混合键合从两个晶圆或一个芯片和一个晶圆面对面开始。配合表面覆盖有氧化物绝缘层和略微凹陷的铜焊盘，这些铜焊盘连接到芯片的互连层。

 

2.晶圆被压在一起，在氧化物之间形成初始键。

 

3.然后，将堆叠的晶圆缓慢加热，将氧化物牢固地连接起来，并使铜膨胀以形成电气连接。

 

A.为了形成更安全的键合，工程师们正在压平最后几纳米的氧化物。即使是轻微的凸起或翘曲也会破坏密集的连接。

 

B.铜必须从氧化物表面凹入恰到好处的量。太多，它将无法形成连接。太少，它会将晶圆推开。研究人员正在研究将铜的水平控制到单个原子层的方法。

 

C.晶圆之间的初始连接是弱氢键。退火后，链子是强共价键[下图]。研究人员预计，使用不同类型的表面，例如碳氮化硅，它有更多的位置形成化学键，将导致晶圆之间更紧密的联系。

 

D.混合键合的最后一步可能需要数小时，并且需要高温。研究人员希望降低温度并缩短处理时间。

 

E.尽管来自两个晶圆的铜压在一起形成电气连接，但金属的晶界通常不会从一侧交叉到另一侧。研究人员正试图使大的单晶铜颗粒穿过边界形成，以提高电导率和稳定性。

 

混合键合可以将一种尺寸的单个芯片连接到装满较大尺寸芯片的晶圆上，或者将两个相同尺寸的芯片完整晶圆键合。佩雷拉说，在某种程度上，由于它在相机芯片中的使用，后者的过程比前者更成熟。例如，欧洲微电子研究机构Imec的工程师已经创造了一些有史以来最密集的晶圆与晶圆键合，键合之间的距离（或间距）仅为400纳米。但 Imec 只实现了 2 微米的晶圆上芯片键合间距。

 

后者比当今生产中的先进3D芯片有了巨大的改进，这些芯片的连接相距约9μm。与前身技术相比，这是一个更大的飞跃：焊料的“微凸块”，其间距在数十微米。

 

“有了现有的设备，晶圆与晶圆之间的对齐比芯片与晶圆之间的对齐更容易。大多数微电子工艺都是为[全]晶圆制造的，“法国研究机构CEA Leti的集成和封装科学领导者Jean-Charles Souriau说。但是，晶圆上的芯片（或晶粒到晶圆）在高端处理器中引起了轰动，例如AMD的处理器，该技术用于在其先进的CPU和AI加速器中组装计算核心和缓存内存。

 

在为这两种情况推动越来越紧密的间距时，研究人员专注于使表面更平坦，使结合的晶圆更好地粘在一起，并减少整个过程的时间和复杂性。如果做得正确，可以彻底改变芯片的设计方式。

 

 

Part 2

该领域表现出色的“奶牛”

 

目前，晶圆上芯片 （CoW） 混合键合对于高级 CPU 和 GPU 的制造商更为有用：它允许芯片制造商堆叠不同尺寸的小芯片，并在每个芯片绑定到另一个芯片之前对其进行测试，从而确保他们不会用一个有缺陷的部件毁灭昂贵的 CPU。

 

但是 CoW 带来了 WoW 的所有困难以及减轻这些困难的较少选择。例如，CMP设计用于压平晶圆，而不是压平单个芯片。一旦芯片从其源晶圆上切割并进行测试，就可以做更少的事情来提高它们的键合准备度。

 

尽管如此，英特尔的研究人员报告了间距为 3 μm 的 CoW 混合键，如前所述，Imec 的一个团队实现了 2 μm，主要是通过使转移的芯片非常平坦，同时它们仍然附着在晶圆上，并在整个过程中保持它们格外清洁。两组都使用等离子蚀刻来切割模具，而不是通常的方法，即使用专门的刀片。与刀片不同，等离子蚀刻不会导致边缘碎裂，从而产生可能干扰连接的碎屑。它还允许Imec小组对模具进行成型，制作倒角，以减轻可能破坏连接的机械应力。

 

ECTC 的几位研究人员表示，CoW 混合键合对于高带宽内存 （HBM） 的未来至关重要。HBM 是一堆 DRAM 芯片，目前有 8 到 12 个芯片高，位于控制逻辑芯片之上。HBM 通常与高端 GPU 放在同一个包中，对于处理运行 ChatGPT 等大型语言模型所需的海啸数据至关重要。如今，HBM 芯片采用微凸块技术堆叠，因此每层之间都有被有机填充物包围的微小焊料球。

 

但随着人工智能将内存需求推得更高，DRAM 制造商希望在 HBM 芯片中堆叠 20 层或更多层。微凸块占用的体积意味着这些堆栈很快就会太高，无法正确安装在带有 GPU 的封装中。混合键合将缩小 HBM 的高度，并且更容易从封装中去除多余的热量，因为其层之间的热阻会更小。

 

原文链接：

https://spectrum.ieee.org/hybrid-bonding

---

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。